MSS_GPADC_REG_REGS.
| GPADCREG_REG0 T_GPADC_REGS::r_Reg0 |
Offset = 0x000
| GPADCREG_REG1 T_GPADC_REGS::r_Reg1 |
Offset = 0x004
| GPADCREG_REG2 T_GPADC_REGS::r_Reg2 |
Offset = 0x008
| U_GPADCREG_REG3 T_GPADC_REGS::r_Reg3 |
Offset = 0x00C
| U_GPADCREG_REG4 T_GPADC_REGS::r_PacketRamAdd[4] |
Offset = 0x010 - 0x1C
| GPADCREG_REG8 T_GPADC_REGS::r_Reg8 |
Offset = 0x020
| GPADCREG_REG9 T_GPADC_REGS::r_Reg9 |
Offset = 0x024
| GPADCREG_REG10 T_GPADC_REGS::r_Reg10 |
Offset = 0x028
| GPADCREG_REG11 T_GPADC_REGS::r_Reg11 |
Offset = 0x02C
| GPADCREG_REG12 T_GPADC_REGS::r_Reg12 |
Offset = 0x030
| GPADCREG_REG13 T_GPADC_REGS::r_Reg13 |
Offset = 0x034
| GPADCREG_REG14 T_GPADC_REGS::r_Reg14 |
Offset = 0x038
| GPADCREG_REG15 T_GPADC_REGS::r_Reg15 |
Offset = 0x03C
| GPADCREG_REG16 T_GPADC_REGS::r_Reg16 |
Offset = 0x040
| GPADCREG_REG17 T_GPADC_REGS::r_Reg17 |
Offset = 0x044
| GPADCREG_REG18 T_GPADC_REGS::r_Reg18 |
Offset = 0x048
| GPADCREG_REG19 T_GPADC_REGS::r_Reg19 |
Offset = 0x04C
| GPADCREG_REG20 T_GPADC_REGS::r_Reg20 |
Offset = 0x050
| GPADCREG_REG21 T_GPADC_REGS::r_Reg21 |
Offset = 0x054
| GPADCREG_REG22 T_GPADC_REGS::r_Reg22 |
Offset = 0x058